ATE(AutomaticTestEquipment)在半导体领域，测试机是指测试IC(集成电路)功能完整性的设备。随着工艺流程的逐步完善，单位芯片面积内容纳的晶体管数量日益增加，芯片复杂性和集成度指数级增加。芯片测试在规划、开发、生产和包装阶段的重要性更加突出，尤其是在芯片设计和开发阶段。高可靠性测试可以大大避免流片失败对企业人力物力造成的巨大创伤。
泰瑞达作为世界著名的ATE测试机供应商，(Teradyne)半导体测试产品专门用于满足汽车、工业、通信、客户、智能手机、计算机和电子游戏应用等独立集成电路、电影系统和系统级封装设备开发商和制造商的需求。
近日，电子爱好者记者和泰瑞达中国区销售副总经理黄飞鸿就泰瑞达UltraFLEXplusSoC设备测试平台和ATE测试机的后续发展趋势进行了深入交流。随着摩尔定律的不断完善，ATE测试机将面临哪些显著变化?
据SEMI公布的统计，2020年全球半导体设备市场规模达到711.9亿美元，比去年同期增长19.15%。在这些设备中，半导体测试设备市场规模达到60.1亿美元，比去年同期增长19.72%。根据SEMI的预测数据，预计2022年全球半导体测试设备市场规模将超过80亿美元。根据2020年的统计，在测试机、分选机和探针台三种测试设备中，测试机仍占63.1%的比重。
黄飞鸿表示，“2020年以后，芯片代工工艺已进入5nm，未来将继续进入3nm。、2nm给ATE测试机带来了巨大的挑战，芯片内晶体管数量的增长速度超过了自己的测试设计技术。与此同时，芯片的生命周期越来越短，消费芯片的迭代周期已经缩短到一年，甚至AI芯片和AP高度复杂的芯片也逐渐迭代。这些都是复杂因素，所以我们把这个时代定义为一个复杂的时代。”
复杂时代的第一个显著变化是测试时间的增加。根据黄飞鸿的描述，如下图2所示，蓝线是一个大数字芯片。可以看出，目前的测试时间比2015年增加了2.5倍，后续测试时间可能达到3倍以上。
从图3可以看出，模拟测试过去在模拟和射频芯片中占有很大的测试时间比例，但现在随着技术的进步，Trim测试中额外的测试占据了越来越多的时间比例。
复杂时代的第二个显著挑战是，每个芯片的裸片尺寸都在增加，相应的裸片失效的概率也在增加，导致每个晶片第一次量产的良率不高，部分芯片的第一次良率已经下降了10%。因此，随着晶体管数量的增加，满足最低质量标准所需的故障覆盖率也成为一个巨大的挑战。与此同时，各行业对芯片的要求也越来越高。
黄飞鸿强调，复杂时代对测试机的要求是测试必须准确。为了管理测试成本，面对测试时间的增加，测试单元必须更加高效。
泰瑞达基于UltraFLEX和IG-XL平台方案的成功经验，推出了UltraFLEXplus，以帮助AI和5G网络等领域提高检测效率。据黄飞鸿介绍，UltraFLEX目前已在全球范围内安装了近6000台机器，而IG-XL平台方案在截至2020年的Q3数据显示，已安装近14,000台机器，泰瑞达培养了10,000多名IG-XL程序开发者，该代码库已部署在全球92%以上的IC制造商中，在过去的六年里，每年，IG-连续六年被评为使用率NO的XL。.1软件。UltraFLEXplus基于统一的软件平台，可以与UltraFLEX无缝兼容，可以大大提高测试工程师的测试效率。
黄飞鸿在谈到产品优势时表示，UltraFLEXplus可以将IC量产所需的测试单元减少15%-50%，从而提高生产效率。对设计公司而言，意味着更多的芯片可以在更短的时间内测量出来;对下游工厂而言，购买一台设备的生产率可能相当于原来的1.5台设备。
在UltraFLEXplus上，可以实现如此显著的检测效率提高，主要来自三大创新。
首先，UltraFLEXplus引入了创新的PACE运行结构，以最小的工程量创造了最高的测试单元产能。如下图5所示，PACE是一个并发的先进指令集结构，每个板上都有自己的CPU可以独立计算，这是由于分布式多控制器。(DMC)板卡硬件数据带宽的计算结构和提高，显著提高了检测效率。
其次，UltraFLEXPlus配备了三种不同的机器，即Q6到Q12到Q24，并采用了新一代数字板，包括下一代数字板UltraPin2200，新一代用于核心电源供电的板UVS64，高密度、高灵活性的通用电源板UVS256-HP，以及下一代高密度模拟板UltraPAC300等。其中，Q24最多可容纳12288个数字通道，以满足市场上大多数需求。更多的检测器可以创建更多的检测过程，如电台，并且可以降低电源的完整性。
三是UltraFLEXPlus上方的Broadside应用界面简化了DIB路由，提高了工序间结果的一致性，进而加快了上市时间。BroadsideDIB结构与传统的ATE相比，将板卡与原始结构相比旋转了90度，因此板卡的资源可以并行传输到芯片区域。这就是说，每一道工序都能得到与之匹配的数据传输路径。通过简化原本复杂的DIB布局，可以实现更快的上市时间、更多的工序数和更高的PCB良率。
